Teknologi pembungkusan adalah salah satu proses terpenting dalam industri semikonduktor. Mengikut bentuk pakej, ia boleh dibahagikan kepada pakej soket, pakej pelekap permukaan, pakej BGA, pakej saiz cip (CSP), pakej modul cip tunggal (SCM, jurang antara pendawaian pada papan litar bercetak (PCB) dan padanan pad papan litar bersepadu (IC), pakej modul berbilang cip (MCM, yang boleh menyepadukan cip heterogen), pakej tahap wafer (WLP, termasuk pakej tahap wafer kipas keluar (FOWLP), lekap permukaan mikro komponen (microSMD), dsb.), pakej tiga dimensi (pakej sambung bonggol mikro, pakej sambung TSV, dll.), pakej sistem (SIP), sistem cip (SOC).
Bentuk pembungkusan 3D terutamanya dibahagikan kepada tiga kategori: jenis tertanam (menimbus peranti dalam pendawaian berbilang lapisan atau tertanam dalam substrat), jenis substrat aktif (integrasi wafer silikon: pertama menyepadukan komponen dan substrat wafer untuk membentuk substrat aktif ; kemudian susunkan talian sambungan berbilang lapisan, dan pasangkan cip atau komponen lain pada lapisan atas) dan jenis bertindan (wafer silikon yang disusun dengan silikon wafer, cip disusun dengan wafer silikon, dan cip disusun dengan cip).
Kaedah penyambungan 3D termasuk ikatan wayar (WB), cip flip (FC), melalui silikon melalui (TSV), konduktor filem, dsb.
TSV merealisasikan sambungan menegak antara cip. Memandangkan talian sambungan menegak mempunyai jarak terpendek dan kekuatan yang lebih tinggi, lebih mudah untuk merealisasikan pengecilan, ketumpatan tinggi, prestasi tinggi, dan pembungkusan struktur heterogen pelbagai fungsi. Pada masa yang sama, ia juga boleh menyambung cip bahan yang berbeza;
pada masa ini, terdapat dua jenis teknologi pembuatan mikroelektronik menggunakan proses TSV: pembungkusan litar tiga dimensi (integrasi IC 3D) dan pembungkusan silikon tiga dimensi (integrasi 3D Si).
Perbezaan antara kedua-dua bentuk ialah:
(1) Pembungkusan litar 3D memerlukan elektrod cip untuk disediakan menjadi bonggol, dan bonggol itu saling bersambung (diikat dengan ikatan, gabungan, kimpalan, dll.), manakala pembungkusan silikon 3D ialah sambungan langsung antara cip (ikatan antara oksida dan Cu -Ikatan Cu).
(2) Teknologi penyepaduan litar 3D boleh dicapai dengan ikatan antara wafer (pembungkusan litar 3D, pembungkusan silikon 3D), manakala ikatan cip-ke-cip dan ikatan cip-ke-wafer hanya boleh dicapai melalui pembungkusan litar 3D.
(3) Terdapat jurang antara cip yang disepadukan oleh proses pembungkusan litar 3D, dan bahan dielektrik perlu diisi untuk melaraskan kekonduksian terma dan pekali pengembangan terma sistem untuk memastikan kestabilan sifat mekanikal dan elektrik sistem; tiada jurang antara cip yang disepadukan oleh proses pembungkusan silikon 3D, dan penggunaan kuasa, isipadu, dan berat cip adalah kecil, dan prestasi elektrik adalah sangat baik.
Proses TSV boleh membina laluan isyarat menegak melalui substrat dan menyambungkan RDL pada bahagian atas dan bawah substrat untuk membentuk laluan konduktor tiga dimensi. Oleh itu, proses TSV adalah salah satu asas penting untuk membina struktur peranti pasif tiga dimensi.
Mengikut susunan antara garisan hujung hadapan (FEOL) dan garisan hujung belakang (BEOL), proses TSV boleh dibahagikan kepada tiga proses pembuatan arus perdana, iaitu, melalui pertama (ViaFirst), melalui tengah (Melalui Tengah) dan melalui proses terakhir (Melalui Terakhir), seperti yang ditunjukkan dalam rajah.
1. Melalui proses goresan
Proses etsa melalui adalah kunci kepada pembuatan struktur TSV. Memilih proses goresan yang sesuai boleh meningkatkan kekuatan mekanikal dan sifat elektrik TSV secara berkesan, dan seterusnya berkaitan dengan kebolehpercayaan keseluruhan peranti tiga dimensi TSV.
Pada masa ini, terdapat empat TSV arus perdana melalui proses goresan: Goresan Ion Reaktif Dalam (DRIE), goresan basah, goresan elektrokimia berbantu foto (PAECE) dan penggerudian laser.
(1) Goresan Ion Reaktif Dalam (DRIE)
Goresan ion reaktif dalam, juga dikenali sebagai proses DRIE, ialah proses goresan TSV yang paling biasa digunakan, yang digunakan terutamanya untuk merealisasikan TSV melalui struktur dengan nisbah aspek yang tinggi. Proses goresan plasma tradisional secara amnya hanya boleh mencapai kedalaman goresan beberapa mikron, dengan kadar etsa yang rendah dan kekurangan selektiviti topeng goresan. Bosch telah membuat penambahbaikan proses yang sepadan atas dasar ini. Dengan menggunakan SF6 sebagai gas reaktif dan membebaskan gas C4F8 semasa proses goresan sebagai perlindungan pempasifan untuk dinding sisi, proses DRIE yang dipertingkatkan sesuai untuk mengetsa vias nisbah aspek tinggi. Oleh itu, ia juga dipanggil proses Bosch selepas penciptanya.
Rajah di bawah ialah foto nisbah aspek tinggi melalui dibentuk dengan mengetsa proses DRIE.
Walaupun proses DRIE digunakan secara meluas dalam proses TSV kerana kebolehkawalannya yang baik, kelemahannya ialah kerataan dinding sisi adalah buruk dan kecacatan kedutan berbentuk kerang akan terbentuk. Kecacatan ini lebih ketara apabila mengetsa nisbah aspek tinggi vias.
(2) Goresan basah
Goresan basah menggunakan gabungan topeng dan goresan kimia untuk goresan melalui lubang. Penyelesaian etsa yang paling biasa digunakan ialah KOH, yang boleh menggores kedudukan pada substrat silikon yang tidak dilindungi oleh topeng, dengan itu membentuk struktur lubang tembus yang dikehendaki. Goresan basah ialah proses goresan melalui lubang yang paling awal dibangunkan. Memandangkan langkah-langkah prosesnya dan peralatan yang diperlukan agak mudah, ia sesuai untuk pengeluaran besar-besaran TSV pada kos yang rendah. Walau bagaimanapun, mekanisme goresan kimianya menentukan bahawa lubang telus yang dibentuk oleh kaedah ini akan dipengaruhi oleh orientasi kristal wafer silikon, menjadikan lubang telus yang terukir tidak menegak tetapi menunjukkan fenomena yang jelas atas lebar atas dan bawah sempit. Kecacatan ini mengehadkan penggunaan goresan basah dalam pembuatan TSV.
(3) Goresan elektrokimia berbantukan foto (PAECE)
Prinsip asas etsa elektrokimia berbantukan foto (PAECE) adalah menggunakan cahaya ultraungu untuk mempercepatkan penjanaan pasangan lubang elektron, dengan itu mempercepatkan proses goresan elektrokimia. Berbanding dengan proses DRIE yang digunakan secara meluas, proses PAECE adalah lebih sesuai untuk menorehkan nisbah aspek ultra besar melalui struktur lubang yang lebih besar daripada 100:1, tetapi kelemahannya ialah kebolehkawalan kedalaman etsa adalah lebih lemah daripada DRIE, dan teknologinya mungkin memerlukan kajian lanjut dan penambahbaikan proses.
(4) Penggerudian laser
Berbeza dengan tiga kaedah di atas. Kaedah penggerudian laser adalah kaedah fizikal semata-mata. Ia terutamanya menggunakan penyinaran laser tenaga tinggi untuk mencairkan dan menyejat bahan substrat di kawasan yang ditentukan untuk merealisasikan pembinaan lubang melalui TSV secara fizikal.
Lubang tembus yang dibentuk oleh penggerudian laser mempunyai nisbah aspek yang tinggi dan dinding sisi pada dasarnya menegak. Walau bagaimanapun, kerana penggerudian laser sebenarnya menggunakan pemanasan tempatan untuk membentuk lubang telus, dinding lubang TSV akan terjejas secara negatif oleh kerosakan haba dan mengurangkan kebolehpercayaan.
2. Proses pemendapan lapisan pelapik
Satu lagi teknologi utama untuk pembuatan TSV ialah proses pemendapan lapisan pelapik.
Proses pemendapan lapisan pelapik dilakukan selepas lubang tembus terukir. Lapisan pelapik termendap biasanya merupakan oksida seperti SiO2. Lapisan pelapik terletak di antara konduktor dalaman TSV dan substrat, dan terutamanya memainkan peranan mengasingkan kebocoran arus DC. Selain mendepositkan oksida, lapisan penghalang dan biji benih juga diperlukan untuk pengisian konduktor dalam proses seterusnya.
Lapisan pelapik yang dihasilkan mesti memenuhi dua keperluan asas berikut:
(1) voltan pecahan lapisan penebat harus memenuhi keperluan kerja sebenar TSV;
(2) lapisan yang didepositkan sangat konsisten dan mempunyai lekatan yang baik antara satu sama lain.
Rajah berikut menunjukkan foto lapisan pelapik yang dimendapkan oleh pemendapan wap kimia dipertingkatkan plasma (PECVD).
Proses pemendapan perlu diselaraskan dengan sewajarnya untuk proses pembuatan TSV yang berbeza. Untuk proses lubang melalui hadapan, proses pemendapan suhu tinggi boleh digunakan untuk meningkatkan kualiti lapisan oksida.
Pemendapan suhu tinggi biasa boleh berdasarkan tetraethyl orthosilicate (TEOS) digabungkan dengan proses pengoksidaan terma untuk membentuk lapisan penebat SiO2 berkualiti tinggi yang sangat konsisten. Untuk proses lubang tengah tengah dan lubang melalui belakang, kerana proses BEOL telah selesai semasa pemendapan, kaedah suhu rendah diperlukan untuk memastikan keserasian dengan bahan BEOL.
Di bawah keadaan ini, suhu pemendapan hendaklah dihadkan kepada 450°, termasuk penggunaan PECVD untuk mendepositkan SiO2 atau SiNx sebagai lapisan penebat.
Satu lagi kaedah biasa ialah menggunakan pemendapan lapisan atom (ALD) untuk mendepositkan Al2O3 untuk mendapatkan lapisan penebat yang lebih tumpat.
3. Proses pengisian logam
Proses pengisian TSV dijalankan serta-merta selepas proses pemendapan pelapik, yang merupakan satu lagi teknologi utama yang menentukan kualiti TSV.
Bahan-bahan yang boleh diisi termasuk polysilicon doped, tungsten, tiub nano karbon, dan lain-lain bergantung kepada proses yang digunakan, tetapi yang paling arus perdana masih bersalut kuprum, kerana prosesnya matang dan kekonduksian elektrik dan habanya agak tinggi.
Mengikut perbezaan pengagihan kadar penyadurannya dalam lubang melalui, ia boleh dibahagikan terutamanya kepada kaedah penyaduran subkonformal, konformal, superkonformal dan bawah ke atas, seperti yang ditunjukkan dalam rajah.
Penyaduran subkonformal digunakan terutamanya pada peringkat awal penyelidikan TSV. Seperti yang ditunjukkan dalam Rajah (a), ion Cu yang disediakan oleh elektrolisis tertumpu di bahagian atas, manakala bahagian bawah tidak ditambah dengan secukupnya, yang menyebabkan kadar penyaduran elektro di bahagian atas lubang telus lebih tinggi daripada di bawah bahagian atas. Oleh itu, bahagian atas lubang tembus akan ditutup terlebih dahulu sebelum ia diisi sepenuhnya, dan lompang besar akan terbentuk di dalamnya.
Gambar rajah skematik dan foto kaedah penyaduran konformal ditunjukkan dalam Rajah (b). Dengan memastikan penambahan seragam ion Cu, kadar penyaduran elektrik pada setiap kedudukan dalam lubang telus pada asasnya adalah sama, jadi hanya jahitan akan ditinggalkan di dalamnya, dan isipadu lompang adalah jauh lebih kecil daripada kaedah penyaduran subkonformal, jadi ia digunakan secara meluas.
Untuk terus mencapai kesan pengisian bebas lompang, kaedah penyaduran superkonformal dicadangkan untuk mengoptimumkan kaedah penyaduran konformal. Seperti yang ditunjukkan dalam Rajah (c), dengan mengawal bekalan ion Cu, kadar pengisian di bahagian bawah adalah lebih tinggi sedikit daripada di kedudukan lain, dengan itu mengoptimumkan kecerunan langkah kadar pengisian dari bawah ke atas untuk menghapuskan sepenuhnya jahitan kiri. dengan kaedah penyaduran konformal, untuk mencapai pengisian tembaga logam bebas lompang sepenuhnya.
Kaedah penyaduran dari bawah ke atas boleh dianggap sebagai kes khas kaedah super-konformal. Dalam kes ini, kadar penyaduran elektrik kecuali bahagian bawah ditindas kepada sifar, dan hanya penyaduran elektrik secara beransur-ansur dijalankan dari bawah ke atas. Sebagai tambahan kepada kelebihan bebas kekosongan kaedah penyaduran konformal, kaedah ini juga boleh mengurangkan masa penyaduran keseluruhan secara berkesan, jadi ia telah dikaji secara meluas dalam beberapa tahun kebelakangan ini.
4. Teknologi proses RDL
Proses RDL adalah teknologi asas yang sangat diperlukan dalam proses pembungkusan tiga dimensi. Melalui proses ini, penyambungan logam boleh dibuat pada kedua-dua belah substrat untuk mencapai tujuan pengagihan semula port atau penyambungan antara pakej. Oleh itu, proses RDL digunakan secara meluas dalam sistem pembungkusan kipas-masuk-kipas atau 2.5D/3D.
Dalam proses membina peranti tiga dimensi, proses RDL biasanya digunakan untuk menyambung TSV untuk merealisasikan pelbagai struktur peranti tiga dimensi.
Pada masa ini terdapat dua proses RDL arus perdana. Yang pertama adalah berdasarkan polimer fotosensitif dan digabungkan dengan proses penyaduran kuprum dan goresan; satu lagi dilaksanakan dengan menggunakan proses Cu Damsyik yang digabungkan dengan proses PECVD dan penggilap mekanikal kimia (CMP).
Berikut akan memperkenalkan laluan proses arus perdana kedua-dua RDL ini masing-masing.
Proses RDL berdasarkan polimer fotosensitif ditunjukkan dalam rajah di atas.
Pertama, lapisan gam PI atau BCB disalut pada permukaan wafer dengan putaran, dan selepas pemanasan dan pengawetan, proses fotolitografi digunakan untuk membuka lubang pada kedudukan yang dikehendaki, dan kemudian etsa dilakukan. Seterusnya, selepas mengeluarkan fotoresist, Ti dan Cu terpercik pada wafer melalui proses pemendapan wap fizikal (PVD) sebagai lapisan penghalang dan lapisan benih, masing-masing. Seterusnya, lapisan pertama RDL dihasilkan pada lapisan Ti/Cu yang terdedah dengan menggabungkan proses fotolitografi dan penyaduran Cu, dan kemudian photoresist dikeluarkan dan lebihan Ti dan Cu terukir. Ulangi langkah di atas untuk membentuk struktur RDL berbilang lapisan. Kaedah ini kini lebih meluas digunakan dalam industri.
Kaedah lain untuk pembuatan RDL adalah berdasarkan proses Cu Damsyik, yang menggabungkan proses PECVD dan CMP.
Perbezaan antara kaedah ini dan proses RDL berdasarkan polimer fotosensitif ialah dalam langkah pertama pembuatan setiap lapisan, PECVD digunakan untuk mendepositkan SiO2 atau Si3N4 sebagai lapisan penebat, dan kemudian tingkap terbentuk pada lapisan penebat dengan fotolitografi dan etsa ion reaktif, dan lapisan penghalang/benih Ti/Cu dan kuprum konduktor masing-masing terpercik, dan kemudian lapisan konduktor ditipiskan kepada ketebalan yang diperlukan oleh Proses CMP, iaitu lapisan RDL atau lapisan melalui lubang terbentuk.
Rajah berikut ialah rajah skematik dan foto keratan rentas RDL berbilang lapisan yang dibina berdasarkan proses Cu Damsyik. Dapat diperhatikan bahawa TSV mula-mula disambungkan ke lapisan lubang telus V01, dan kemudian disusun dari bawah ke atas dalam susunan RDL1, lapisan lubang telus V12, dan RDL2.
Setiap lapisan RDL atau lapisan lubang telus dihasilkan mengikut urutan mengikut kaedah di atas.Memandangkan proses RDL memerlukan penggunaan proses CMP, kos pembuatannya lebih tinggi daripada proses RDL berdasarkan polimer fotosensitif, jadi penggunaannya agak rendah.
5. Teknologi proses IPD
Untuk pembuatan peranti tiga dimensi, sebagai tambahan kepada penyepaduan pada cip terus pada MMIC, proses IPD menyediakan satu lagi laluan teknikal yang lebih fleksibel.
Peranti pasif bersepadu, juga dikenali sebagai proses IPD, menyepadukan sebarang gabungan peranti pasif termasuk induktor pada cip, kapasitor, perintang, penukar balun, dll. pada substrat yang berasingan untuk membentuk perpustakaan peranti pasif dalam bentuk papan pemindahan yang boleh dipanggil secara fleksibel mengikut keperluan reka bentuk.
Memandangkan dalam proses IPD, peranti pasif dihasilkan dan disepadukan secara langsung pada papan pemindahan, aliran prosesnya lebih mudah dan lebih murah daripada penyepaduan IC pada cip, dan boleh dihasilkan secara besar-besaran terlebih dahulu sebagai perpustakaan peranti pasif.
Untuk pembuatan peranti pasif tiga dimensi TSV, IPD boleh mengimbangi beban kos proses pembungkusan tiga dimensi dengan berkesan termasuk TSV dan RDL.
Sebagai tambahan kepada kelebihan kos, satu lagi kelebihan IPD ialah fleksibiliti yang tinggi. Salah satu fleksibiliti IPD ditunjukkan dalam kaedah penyepaduan yang pelbagai, seperti yang ditunjukkan dalam rajah di bawah. Sebagai tambahan kepada dua kaedah asas untuk mengintegrasikan IPD secara langsung ke dalam substrat pakej melalui proses flip-cip seperti yang ditunjukkan dalam Rajah (a) atau proses ikatan seperti yang ditunjukkan dalam Rajah (b), satu lagi lapisan IPD boleh disepadukan pada satu lapisan IPD seperti yang ditunjukkan dalam Rajah (c)-(e) untuk mencapai julat gabungan peranti pasif yang lebih luas.
Pada masa yang sama, seperti yang ditunjukkan dalam Rajah (f), IPD boleh digunakan selanjutnya sebagai papan penyesuai untuk secara langsung menanam cip bersepadu di atasnya untuk membina sistem pembungkusan berketumpatan tinggi secara langsung.
Apabila menggunakan IPD untuk membina peranti pasif tiga dimensi, proses TSV dan proses RDL juga boleh digunakan. Aliran proses pada asasnya adalah sama seperti kaedah pemprosesan penyepaduan pada cip yang disebutkan di atas, dan tidak akan berulang; perbezaannya ialah memandangkan objek penyepaduan ditukar daripada cip ke papan penyesuai, tidak perlu mempertimbangkan kesan proses pembungkusan tiga dimensi pada kawasan aktif dan lapisan interkoneksi. Ini seterusnya membawa kepada satu lagi fleksibiliti utama IPD: pelbagai bahan substrat boleh dipilih secara fleksibel mengikut keperluan reka bentuk peranti pasif.
Bahan substrat yang tersedia untuk IPD bukan sahaja bahan substrat semikonduktor biasa seperti Si dan GaN, tetapi juga seramik Al2O3, seramik api bersama suhu rendah/suhu tinggi, substrat kaca, dsb. Ciri ini meluaskan fleksibiliti reka bentuk pasif dengan berkesan. peranti yang disepadukan oleh IPD.
Sebagai contoh, struktur induktor pasif tiga dimensi yang disepadukan oleh IPD boleh menggunakan substrat kaca untuk meningkatkan prestasi induktor dengan berkesan. Berbeza dengan konsep TSV, lubang-lubang yang dibuat pada substrat kaca juga dipanggil melalui-kaca vias (TGV). Foto induktor tiga dimensi yang dihasilkan berdasarkan proses IPD dan TGV ditunjukkan dalam rajah di bawah. Oleh kerana kerintangan substrat kaca jauh lebih tinggi daripada bahan semikonduktor konvensional seperti Si, induktor tiga dimensi TGV mempunyai sifat penebat yang lebih baik, dan kehilangan sisipan yang disebabkan oleh kesan parasit substrat pada frekuensi tinggi adalah jauh lebih kecil daripada induktor tiga dimensi TSV konvensional.
Sebaliknya, kapasitor logam-penebat-logam (MIM) juga boleh dihasilkan pada IPD substrat kaca melalui proses pemendapan filem nipis, dan disambungkan dengan induktor tiga dimensi TGV untuk membentuk struktur penapis pasif tiga dimensi. Oleh itu, proses IPD mempunyai potensi aplikasi yang luas untuk pembangunan peranti pasif tiga dimensi baharu.
Masa siaran: Nov-12-2024