Wafer SOI

Penerangan Ringkas:

Wafer SOI ialah struktur seperti sandwic dengan tiga lapisan;Termasuk lapisan atas (lapisan peranti), bahagian tengah lapisan oksigen yang tertimbus (untuk lapisan SiO2 penebat) dan substrat bawah (silikon pukal).Wafer SOI dihasilkan menggunakan kaedah SIMOX dan teknologi ikatan wafer, yang membolehkan lapisan peranti yang lebih nipis dan lebih tepat, ketebalan seragam dan ketumpatan kecacatan yang rendah.

Hantar e-mel kepada kami

Butiran Produk

Tag Produk

Wafer SOI(1)

Medan permohonan

1. Litar bersepadu berkelajuan tinggi

2. Peranti gelombang mikro

3. Litar bersepadu suhu tinggi

4. Peranti kuasa

5. Litar bersepadu kuasa rendah

6. MEMS

7. Litar bersepadu voltan rendah

item		Hujah
Keseluruhannya	Diameter Wafer 晶圆尺寸(mm)	50/75/100/125/150/200mm±25um
	Bow/Warp 翘曲度(	<10um
	Zarah 颗粒度(	0.3um<30ea
	Rumah Pangsa/Notch 定位边/定位槽	Rata atau Takik
	Pengecualian Edge 边缘去除(mm)	/
Lapisan Peranti 器件层	Jenis Lapisan Peranti/Dopan 器件层掺杂类型	N-Type/P-Type B/ P/ Sb / As
	Orientasi lapisan peranti 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Ketebalan lapisan peranti 器件层厚度(um)	0.1~300um
	Kerintangan lapisan peranti 器件层电阻率(ohm•cm)	0.001~100,000 ohm-cm
	Zarah lapisan peranti 器件层颗粒度(	<30ea@0.3
	TTV Lapisan Peranti 器件层TTV(	<10um
	Selesai Lapisan Peranti 器件层表面处理	Digilap
KOTAK	Ketebalan Terma Oksida Terkubur 埋氧层厚度(um)	50nm(500Å)~15um
Lapisan Pemegang 衬底	Mengendalikan Jenis Wafer/Dopan 衬底层类型	N-Type/P-Type B/ P/ Sb / As
	Mengendalikan Orientasi Wafer 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Mengendalikan Kerintangan Wafer 衬底电阻率(ohm•cm)	0.001~100,000 ohm-cm
	Mengendalikan Ketebalan Wafer 衬底厚度(um)	>100um
	Mengendalikan Kemasan Wafer 衬底表面处理	Digilap
Wafer SOI bagi spesifikasi sasaran boleh disesuaikan mengikut keperluan pelanggan.